Título de la tesis:

Autor/es:

Parcerisa Bundó, Joan Manuel

Tipo de documento:

Tesis (Doctoral)

Universidad:

UPC

Departamento:

701 ARQUITECTURA DE COMPUTADORS

Idioma:

Inglés

Palabras clave:

processor design, clustered microarchitecture, cluster assignment, wire delay, hardware complexity, workload balance, communication locality, value prediction, on-chip interconnect, instruction steering

Fecha de la defensa:

17-06-2004

Notas:

Tesis dirigida por: González, Antonio

Resumen: L'objectiu d'aquesta tesi és proposar noves tècniques per al disseny de microarquitectures clúster superescalars eficients. Les microarquitectures clúster particionen el disseny de diversos components crítics del hardware com a mitjà per mantenir-ne el paral•lelisme i millorar-ne l'escalabilitat. El nucli d'un processador clúster, format per blocs de baixa complexitat o clústers, pot executar cadenes d'instruccions dependents sense pagar el sobrecost d'una llarga emissió, curtcircuïts, o lectura de registres, encara que si dues instruccions dependents s'executen en clústers diferen...

Valoración: